Chiplet定义：将单颗SoC“化整为零”为多颗小芯片（Chip），将多颗Chips进行封装的技术。可分为：
　　1）MCM：Multi-Chip Module，多芯片组件。MCM将多颗裸芯片连接于同一块基板（陶瓷、硅、金属基板），并封装到同一外壳。往下可细分为金字塔堆叠MCM和TSV（硅通孔）堆叠MCM。
　　2）InFO：Integrated Fan-Out，集成扇出封装。InFO指集成多颗进行扇出型封装，所谓扇出（ Fan-Out ），指Die表面的触点扩展到Die的覆盖面积之外，增加了凸点布置的灵活性并增多了引脚数量。InFO与MCM的区别在于InFO强调扇出封装。
　　3）2.5DCoWoS：Chip on Wafer on Substrate，即从上往下为小芯片-interposer（转接板，硅wafer或其他材料）-IC载板。其与InFO区别在于，2.5DCoWoS多了一层interposer，InFO通常无interposer。
　　需注意，以上三种封装并无严格界限，其区别在于每一种形式侧重的封装要素不同。
　　Chiplet优势：
　　性能提升：3D堆叠。通过堆叠，可以实现单位面积上晶体管数量增加，从而提高算力。
　　存储限制：类似“外挂”，提升存储容量；
　　异构互联：芯片复杂度、集成度可以进一步提升。传统形式下单颗芯片面积很难超过800平方毫米。
　　研发周期：Chiplet可以使得核心芯片（chip）共用，缩短设计周期；
　　成本优化：不同功能芯片实现成本最优制程匹配。
　　风险提示
　　Chiplet渗透不及预期；
　　美国制裁加剧；
　　国内Chiplet相关技术突破不及预期；
　　研究报告中使用的公开资料可能存在信息滞后或更新不及时的风险

研究报告全文：证券研究报告2023年03月24日Chiplet提质增效助力国产半导体弯道超车中泰电子王芳团队分析师王芳分析师杨旭执业证书编号S0740521120002执业证书编号S0740521120001分析师游凡执业证书编号S07405221200021目录一为何需要Chiplet二产业应用海内外巨头躬身入局三受益链条封测材料等多环节受益211Chiplet定义与优势Chiplet定义将单颗SoC化整为零为多颗小芯片Chip将多颗Chips进行封装的技术可分为1MCMMulti-ChipModule多芯片组件MCM将多颗裸芯片连接于同一块基板陶瓷硅金属基板并封装到同一外壳往下可细分为金字塔堆叠MCM和TSV硅通孔堆叠MCM2InFOIntegratedFan-Out集成扇出封装InFO指集成多颗进行扇出型封装所谓扇出Fan-Out指Die表面的触点扩展到Die的覆盖面积之外增加了凸点布臵的灵活性并增多了引脚数量InFO与MCM的区别在于InFO强调扇出封装325DCoWoSChiponWaferonSubstrate即从上往下为小芯片-interposer转接板硅wafer或其他材料-IC载板其与InFO区别在于25DCoWoS多了一层interposerInFO通常无interposer需注意以上三种封装并无严格界限其区别在于每一种形式侧重的封装要素不同图表两种MCM封装图表一种典型的InFO封装图表CoWoS封装来源半导体在线公众号中泰证券研究所来源台积电官网中泰证券研究所来源台积电官网中泰证券研究所311Chiplet定义与优势Chiplet优势性能提升3D堆叠通过堆叠可以实现单位面积上晶体管数量增加从而提高算力存储限制类似外挂提升存储容量异构互联芯片复杂度集成度可以进一步提升传统形式下单颗芯片面积很难超过800平方毫米研发周期Chiplet可以使得核心芯片chip共用缩短设计周期成本优化不同功能芯片实现成本最优制程匹配图表Chiplet优势来源奇异摩尔公众号中泰证券研究所412国产化意义助力弯道超车美国制裁中国14nm以下先进制程2020年美国将中芯国际列入实体清单限制中芯国际14nm及以下制程的扩产在此背景下国产14nm制程产能处于存量无法扩张的状态在此背景下Chiplet国产化意义1Chiplet可提升国产14nm良率规避美国限制Chiplet通过化整为零缩小单颗die面积die面积越小单片晶圆上的缺陷数量不变的情况下坏点落在单颗die上对整片晶圆面积的影响比重在减少即良率越来越高国产厂商采用Chiplet在国产14nm产能为存量的局面下提升了实际的芯片产出部分规避了美国的限制2Chiplet增加了晶圆供给来源进一步规避美国限制原先单颗SoC使用的是统一的与CPU制程一致的先进制程Chiplet则对核心CPUchip采用先进制程其他如IO芯片存储芯片用更成熟的制程就国产而言Chiplet减少了14nm宝贵晶圆的用量部分地用28甚至45nm制程制作非核心的芯片增加了晶圆供给来源图表Chiplet提升良率的原理图表Chiplet集成多种制程的小芯片芯片面积为2X时芯片面积为1X时来源唯芯派公众号中泰证券研究所来源AMD官网中泰证券研究所512国产化意义助力弯道超车3Chiplet可提升芯片性能突破美国先进制程的封锁通常意义上单位面积晶体管数量越多芯片性能越强据Wikichip台积电14nm每mm晶体管数量在2888百万个107nm晶体管数量分别达到52519120百万个分别是14nm数量的1832倍Chiplet通过将两颗14nm芯片堆叠实现单位面积晶体管数量翻倍按台积电规格简单测算两颗14nm堆叠后的晶体管数量达到5776百万个接近10nm的数量水平故从性能上大体接近10nm芯片性能对于中国而言两颗14nm芯片堆叠可以向下突破美国14nm制程的封锁实现接近10nm工艺的性能图表先进制程晶体管密度一览单位百万个mmAnandTechIBM台积电英特尔三星22纳米165016纳米14纳288844673332米10纳米52511007651827纳米91202371895085纳米171303纳米292212纳米33333来源Wikichip为逻辑密度中泰证券研究所613创新意义AI芯片提质增效当前AI芯片呈现几大趋势1制程越来越先进从2017年英伟达发布TeslaV100AI芯片的12nm制程开始业界一直在推进先进制程在AI芯片上的应用英伟达英特尔AMD一路将AI芯片制程从16nm推进至45nm2Chiplet封装初露头角2022年英伟达发布H100AI芯片其芯片主体为单芯片架构但其GPU与HBM3存储芯片的连接采用Chiplet封装在此之前英伟达凭借NVlink-C2C实现内部芯片之间的高速连接且Nvlink芯片的连接标准可与Chiplet业界的统一标准Ucle共通而AMD2023年发布的InstinctMI300是业界首次在AI芯片上采用更底层的Chiplet架构实现CPU和GPU之间的连接32020年以来头部厂商加速布局AI芯片先行者是英伟达其在2017年即发布TeslaV100芯片此后2020以来英特尔AMD纷纷跟进发布AI芯片并在20222023年接连发布新款AI芯片发布节奏明显加快图表当前主要AI运算芯片年份厂商芯片制程Chiplet相关技术2017英伟达TeslaV10012nmSoC2020英伟达A1007nmSoC2020英特尔HabanaGaudi16nmSoC2020AMDInstinctMI1007nmSoC2022英特尔HabanaGaudi27nmSoCGPU与HBM3的封装2022英伟达H1004nm采用Chiplet用Chiplet连接CPU2023AMDInstinctMI3005nm和GPU来源各家官网中泰证券研究所713创新意义AI芯片提质增效据相关论文芯片成本变化有以下规律封装形式越复杂封装成本封装缺陷成本占芯片成本比重越大具体来说SoCMCMInFO小于25D芯片面积越大芯片缺陷成本封装缺陷成本占比越大制程越先进芯片缺陷成本占比越高而Chiplet封装能有效降低芯片缺陷率最终达到总成本低于SoC成本的效果图表不同制程芯片面积下SoC单芯片与ChipletMCMInFO25D封装之间的成本比较8来源ChipletActuaryAQuantitativeCostModelandMulti-ChipletArchitectureExploration中泰证券研究所13创新意义AI芯片提质增效制程越先进芯片组面积越大小芯片Chips数量越多Chiplet封装较SoC单芯片封装成本上越有优势据论文ChipletActuaryAQuantitativeCostModelandMulti-ChipletArchitectureExploration14nm制程下当芯片面积超过700mm时Chiplet封装中的MCM成本开始较SoC低当面积达900mm时MCM较SoC成本低近102颗chips或低203颗chips或低255颗chips7nm制程下芯片面积超过400mm时MCM成本开始低于SoC面积超过600mm时InFO成本开始低于SoC当面积达900mm时5颗chips情况下MCM较SoC成本低40InFO较SoC成本低205nm制程下芯片面积超过300mm时MCM成本开始低于SoC成本超过500mm时InFO成本开始低于SoC当面积达900mm时5颗chips情况下MCM较SoC成本低50InFO较SoC成本低4025D较SoC成本低28鉴于当前AI芯片朝高算力高集成方向演进制程越来越先进Chiplet在更先进制程更复杂集成中降本优势愈发明显未来有望在AI芯片封装中加速渗透图表不同制程面积下SoC与Chiplet封装之间的成本平衡点制程面积2颗Chips3颗Chips5颗Chips面积700mm单芯片SoC成本最低面积600mm单芯片SoC成本最低面积500mm单芯片SoC成本最低14nm面积700mmMCMSoCInFO25D面积600mmMCMSoCInFO25D面积500mmMCMSoCInFO25D小于400mm单芯片SoC成本最低小于400mm单芯片SoC成本最低小于300mm单芯片SoC成本最低400-700mmMCMSoCInFO25D400-500mmMCMSoCInFO25D300-500mmMCMSoCInFO25D800mmMCMInFOSoC25D600mmMCMInFOSoC25D600mmMCMInFOSoC25D7nm小于300mm单芯片SoC成本最低100mm单芯片SoC成本最低100mm单芯片SoC成本最低300-400mmMCMSoCInFO25D200-300mmMCMSoCInFO25D200-300mmMCMSoCInFO25D500mm-600mmMCMInFOSoC25D400mm-500mmMCMInFOSoC25D400mm-500mmMCMInFOSoC25D700mmMCMInFO25DSoC600mmMCMInFO25DSoC600mmMCMInFO25DSoC5nm来源ChipletActuaryAQuantitativeCostModelandMulti-ChipletArchitectureExploration中泰证券研究所9目录一为何需要Chiplet二产业应用海内外巨头躬身入局三受益链条封测材料等多环节受益1021AMDChiplet先行者2019年AMD在ZEN2架构上首次引入Chiplet带来两大优势1降本ZEN2架构的精髓在于将原先在每颗CPU里的IO芯片独立出来并集中成一颗IO芯片然后通过Chiplet实现CPU连接IO其中CPU采用台积电7nm工艺IO芯片采用台积电14nm针对EPYC或GlobalFoundries的12nm工艺针对消费类CPU相比于原先ZEN架构采用同一制程ZEN2架构不同芯片采用最具性价比制程可有效改善成本此外单颗核心复合体CCX面积大幅缩小少了IO面积以EPYC处理器为例从60缩小至313mm良率提升进一步改善成本2降低延迟ZEN2架构中L3缓存从8MB提升至16MB这一方面依赖于制程升级一方面依赖于Chiplet减少了IO面积使得芯片有更多的空间承载更大面积的缓存芯片缓存越大芯片延迟越低图表Zen与ZEN2架构关键区别在于IO独立拆出CCXCPChipletsUIOL3CPUL3面积面积60mm313mm来源AMD官网中泰证券研究所1121AMDChiplet先行者2022-23年AMD在其游戏GPU和AI芯片中引入Chiplet12022年AMD发布游戏GPU-RX7900系列显卡通过ChipletAMDRX7900系列背后的RDNA3架构实现一个GCD小核心和多个MCD小核心的连接降低不需要高频运算的组件的制程从而降低成本22023年AMD发布其目前最强AI芯片-InstinctMI300MI300是业界首款在数据中心芯片中将CPU和GPU进行集成封装的芯片其通过3D堆叠将9个5nmChiplets堆叠4个6nmChipletsHBM3内存环绕两侧MI300背后是AMD针对数据中心图形的CDNA3架构MI300的发布意味着AMD在其3大产品系列CPU游戏GPU数据中心GPU和背后的3大架构ZEN系列和RDNA系列和CDNA系列上均引入了Chiplet图表RDNA3架构示意图图表7900XT是900美元价位最快显卡图表MI300为9颗5nm裸片4颗6nm裸片3D堆叠来源AMD官网中泰证券研究所来源AMD官网中泰证券研究所来源AMD官网中泰证券研究所1222海外巨头纷纷布局Chiplet英特尔已发布Chiplet相关芯片2023年1月发布首款基于Chiplet设计的第四代IntelXeon可扩展处理器及其Max系列其中Max系列采用3DChiplet封装涵盖5种以上差异化工艺节点英伟达超级CPU遵循UCIe规范对Chiplet态度积极2022年英伟达发布GraceCPUSuperchip通过自家NVLink-C2C技术实现芯片高速互连且该芯片遵循由业界共同制定的小芯片互连规范UCIe公司超大规模计算副总裁IanBuck表示Chiplet和异构计算对于应对摩尔定律放缓是必要的公司利用其高速互连技术帮助旗下GPUCPU等创建通过Chiplet构建的新产品苹果M1Ultra采用Chiplet封装2022年苹果发布M1Ultra芯片该芯片由两颗M1Max芯片通过独特的UltraFusion架构桥接而成而据台积电而证实M1Ultra采用的是Chiplet里的InFO-LIIntegratedFanOut-LocalInterconnection封装其好处在于可以降低成本图表苹果M1UltraChiplet示意图图表苹果M1Ultra采用InFOLI封装来源天极网中泰证券研究所来源台积电官网中泰证券研究所1323国产厂商的Chiplet布局国产头部厂商已纷纷布局Chiplet寒武纪2021年发布第三代云端AI芯片思元370是其首款基于Chiplet技术的AI芯片芯原股份业内首批推出商用Chiplet的公司2022年推出基于Chiplet架构所设计的高端应用处理器平台芯动科技2022年推出首款高性能服务器级显卡GPU风华1号使用InnolinkChiplet技术龙芯2022年完成32核心3D5000处理器验证该芯片针对服务器市场透过小芯片技术Chiplet将2颗3C5000封装为一体海光信息2022年表示chiplet是未来重要的技术方向之一北极雄芯2023年发布首款基于Chiplet架构的启明930芯片基于全国产基板材料以及25D封装可用于AI工业智能等不同场景14目录一为何需要Chiplet二产业应用海内外巨头躬身入局三受益链条封测材料等多环节受益1531空间500亿美金大市场2024年全球Chiplet芯片市场空间有望达500亿美金据Gartner预测Chiplet芯片市场在2020年空间为全球33亿美金2024年全球超500亿美金2020-24年全球市场CAGR为98其背后是Chiplet在MPUDRAMNAND基带芯片上加速渗透2024年全球Chiplet封测市场空间有望达55亿美金2022年全球封测市场空间为469亿美金对应全球芯片销售额在5735亿美金封测占芯片产值的比重为8由于Chiplet涉及的封测难度更高相对应地在芯片产值中价值量占比会更高假设2024年全球Chiplet芯片市场中Chiplet封测成本占比为10则对应50亿美金的市场空间图表2020-24年全球各类Chiplet空间亿美元图表2020-24年各类芯片Chiplet渗透率集成基带分立多媒体处理器其他MPUDRAMAPNANDAP202020212022E2023E2024E6003050025400203001520010100500202020212022E2023E2024E来源Gartner中泰证券研究所来源Gartner华经产业研究院ICInsights共研网YoleQYResearch中泰证券研究所1632EDA芯片重构带来国产导入良机Chiplet带来EDA设计的新挑战1多颗小芯片集成电热力机械等多种物理量下如何保证芯片设计指标和工作状态正常2需要对多芯片进行整合式EDA验证3设计和封装融为一体EDA端要对应适配芯片重构带来国产EDA导入良机1建立统一的EDA设计工具的国产统一标准2不同国产芯片的协同整合测试3国产封测厂在PCB绕线数字绕线模拟绕线上可以给国产EDA提供经验4国产fab厂制定统一的多芯片互联标准以上四点国产EDA厂商均有地理和自主可控方便的优势也是借助Chiplet打开国产EDA局面的良机图表国产EDA公司一览公司公司LOGO地区IPO情况股东创始人等技术背景华大九天北京创业板过会CEC大基金刘伟平陈丽洁等熊猫EDA潘建岳新思系倪捷概伦电子上海已上市兴橙资本英特尔引领存储EDASynopasys等国微集团深圳港股10亿深圳第一家半导体公司908909工程刘志宏紫光核心企业恢复创业板国微思尔芯上海国微集团黄学良国微集团技术转让IPO审核领先的集成电路EDA软广立微杭州IPO过会中芯聚源武岳峰国内四大EDA件于晶圆级电性测试设备供应商终止科创板宁波梅山保税区宜安投资宁波梅山芯愿景北京改换至深交蒋卫军张军丁仲等中科院背景保税港区丰年君和投资所IPO来源亿渡数据中泰证券研究所1733IPChiplet释放芯片IP化需求Chiplet释放芯片IP化需求Chiplet释放IP复用增量需求Chiplet将大芯片化整为零单颗Chip本质上是IP硬件化Chiplet封装可以看作是多颗硬件化的IP的集成后续Chiplet芯片的升级可以选择仅升级部分IP单元对应的Chip部分IP保留从而实现IP复用大幅缩短产品上市周期芯原股份作为国内IP供应龙头有望受益于Chiplet发展据Ipnest芯原股份是中国大陆排名第一全球排名第七的半导体IP供应商拥有图形神经网络视频数字信号图像显示六大类处理器IP核并具备领先的芯片设计能力近年来一直致力于Chiplet技术和产业的推进2022年芯原推出了基于Chiplet架构所设计的高端应用处理器平台该平台12nmSoC版本已完成流片和验证图表基于Chiplet异构架构处理器芯片示意图来源芯原股份中泰证券研究所1834减薄Chiplet新增晶圆减薄需求Chiplet兴起创造全新的减薄机应用场景传统减薄机用于后道封装主要涉及对芯片背面硅片的减薄注塑后对塑胶表面的磨平以Chiplet为代表的3DIC兴起后前道环节新增对减薄抛光机的需求因为3DIC涉及到多颗晶圆的堆叠为了降低堆叠后芯片组厚度需要对晶圆进行减薄华海清科减薄机2023年有望批量出货公司针对3DIC领域的减薄抛光一体机已发到客户端进行验证且验证情况良好预计该类产品在2023年实现批量出货除此之外公司还拓展了针对封装领域的减薄机型目前也处于验证阶段在技术层面公司减薄类设备可以对标国际友商的高端机型图表晶圆减薄示意图来源鼎达信公司官网中泰证券研究所1935封测国产龙头已量产Chiplet国产封测龙头在Chiplet领域已实现技术布局通富微电已为AMD大规模量产Chiplet产品长电科技早在2018年即布局Chiplet相关技术如今已实现量产2022年公司加入Chiplet国际标准联盟Ucle为公司未来承接海外Chiplet奠定了资质基础华天科技Chiplet技术已实现量产其他中小封测厂商已有在TSV等Chiplet前期技术上的积累图表国产封测厂商在Chiplet方面的布局公司Chiplet技术积累具体商业进展在多芯片组件集成扇出封装25D3D等先进封装技术方面的提前通富微电已为AMD大规模量产Chiplet产品布局可为客户提供多样化的Chiplet封装解决方案12018年启动研发以RDLFirst为基础的高密度扇出型多芯片Fan-outFCBGA具备大尺寸2m现款高密度倒装键合2-3粒7nm芯片集成等特点22020年将扇出型封装技术关键人员设备转移到长电绍兴分公司后续实现量产已量产有望为海外chiplet需求承接长电科技32021年突破FO-InterposerMCM的chiplet封装技术并进入量产订单42022年突破25DSiInterposerMEM的大尺寸FCBGA技术并进入小批量量产同年加入Ucle产业联盟52022年对25DSiInterposerSi-TSI-MCM的MEOL晶圆级技术进行投资华天科技已具备chiplet封装技术平台并已量产已量产晶圆级TSV技术是chiplet技术重要组成部分晶方科技在研究该技术晶方科技技术积累阶段方向控股孙公司苏州科阳主要从事TSV晶圆级封装业务截至22年11月未大港股份技术积累阶段涉及Chiplet相关业务20来源各家官网互动易平台中泰证券研究所