事项：
　　2026年7月3日，何庭波《ATime Scaling Theory for Multi-Layer Electronic Systems》更新至V2。ChinaXiv此前披露，华为何庭波在ISCAS 2026主旨报告中正式提出“韬（τ）定律”，以“时间（τ）缩微”替代“几何缩微”，并通过逻辑折叠等技术压缩信号传播时延、提升晶体管密度。本次V2进一步围绕固定工艺节点下的LogicFolding量产验证、AI系统级互联和近封装光引擎路径作出补充说明。
　　评论：
　　以时间常数τ作为首要优化目标，后摩尔时代主线从几何微缩转向时间优化。在摩尔定律和登纳德缩放边际效用趋弱、先进节点经济性压力提升的背景下，韬定律将τ定义为贯穿晶体管、电路、芯片与系统四个层级的统一优化目标，工作空间覆盖皮秒至秒级，并建立τn+1=τn/α的代际规则，其中年化缩放因子α应用特定。我们认为：该框架将产业竞争从单点制程推进，扩展为信号传播、互连时延和系统通信效率的全栈协同优化，EDA、先进封装、架构设计和系统互联的重要性有望提升。
　　LogicFolding验证固定节点跃迁空间，先进封装与EDA验证需求同步抬升。V2披露，在移动SoC场景中，通过晶圆对晶圆混合键合实现逻辑折叠，晶体管密度由155MTr/mm2提升至238MTr/mm2，等效性能下功耗降低41%，CPU性能核频率由2.75GHz提升至3.1GHz，SRAM工作频率提升逾40%。我们认为：该路径并非简单替代先进制程，而是以架构、工艺、封装、良率和验证协同提高既有节点的可用性，混合键合、3DIC、热/电/可靠性建模和物理验证工具有望受益。
　　AI系统层τ缩放打开集群级互联升级，算力竞争从单卡峰值走向有效吞吐。V2提出，Unified Bus将端到端远程访问延迟压缩至约100ns，得到两个数量级的提升；Hi-ONE近封装光引擎以每模块8Tb/s带宽将互联距离延伸至100米，使分布式、吉瓦级数据中心的高密度互连在物理上成为可能；3DFolding通过将边缘资源迁移至垂直表面缓解计算N2与互联N的拓扑赤字。我们认为：AI硬件演进将从单芯片性能走向系统级低时延互联，光通信、交换芯片、超节点服务器和系统软件价值有望重估。
　　投资建议：韬（τ）定律V2把国产半导体演进路径从“继续追赶几何微缩”扩展为“围绕时间常数开展全栈优化”，建议关注：1)【国产算力】寒武纪、海光信息、沐曦股份、天数智芯、壁仞科技、摩尔线程；2)【先进制程】中芯国际、华虹宏力、燕东微、盛合晶微、长电科技、通富微电；3)【超节点】澜起科技、盛科通信、锐捷网络、紫光股份、华丰科技、中科曙光；4)【光通信】源杰科技、光迅科技、长光华芯、东山精密；5)【EDA】华大九天、概伦电子、广立微等。
　　风险提示：量产节奏不及预期；下游资本开支不及预期、国际贸易环境及供应链扰动。